Инкрементальный дельта-сигма модулятор

Представлен ∆Σ модулятор со сбросом для инкрементальных ∆Σ АЦП по 180 нм КМОП-технологии с напряжением питания 3,3 В от АО «Микрон». Моделирование ∆Σ модулятора во временной области проводилось в среде аналогового проектирования Virtuoso компании Cadence DS. Тактовая частота была равна 6,25 МГц. Потребляемая мощность составила около 9,5 мВт. Сброс производился каждые 32 или 128 тактов. Результаты моделирования ∆Σ-модулятора обрабатывались в MATLAB. Цифровой децимирующий фильтр в виде каскада интеграторов реализован программно. При коэффициенте передискретизации 32 модулятор обеспечивает SINAD = 69,3 дБ (ENOB = 11,2 бит) и SFDR = 76,9 дБ. При коэффициенте передискретизации 128 достигаются SINAD = 88,7 дБ (ENOB = 14,4 бит) и SFDR = 92,7 дБ. Размеры кристалла составили 640×340 мкм. Схема ∆Σ модулятора пригодна для точной оцифровки сигналов датчиков физических величин в звуковом диапазоне частот.